## ⑩ 日本国特許庁(JP)

①特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭60-218854

@Int\_Cl\_4

識別記号

庁内整理番号

❷公開 昭和60年(1985)11月1日

21/76 H 01 L 21/20 M-8122-5F 7739-5F

審査請求 未請求 発明の数 1 (全5頁)

60発明の名称 半導体装置の素子分離方法

> の特 四59-74189 衄

20出 93 昭59(1984)4月13日

砂発 眀 者 遠 勿発 明 者 H 島 伸 裕 昌 雄

東京都港区芝5丁目33番1号 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社内

勿発 明 者 井 直 記 東京都港区芝5丁目33番1号

日本電気株式会社内

创出 頣 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原

明

1. 発明の名称 半導体装置の素子分離方法

## 2. 特許請求の範囲

〔100〕面方位を有する半導体基板の素子分離領 城となすべき領域上N[100]面方位と平行な マス クパターンを形成する工程と、基板を垂直状にエ ッチング除去する工程と、垂直状の倒壁に絶縁膜 を形成する工程と、前配エッチングされた半導体 基板表面に選択的にエピタキシャル半導体膜を堆 積する工程とを含むことを特徴とする半導体装置 の案子分離方法。

#### 3. 発明の詳細を説明

(産業上の利用分野)

本発明は半導体装置の索子分離領域を形成する 方法に関する。

(従来技術とその問題点)

従来、たとえば絶縁ゲート型電界効果トランジ

スタの素子分離を形成する方法として LOCOS

(Local Oxidation of Silicon) 法必多 用されていた。 LOCOS 法は素子領域を酸化速度の 個めて遅いシリコン窒化膜で被覆し、熱酸化する ととによって分離領域に厚い酸化膜を形成する方 法であるが、熱酸化膜がシリコン窒化膜端に喰い 込む、いわゆるパーメ・ピーク (bird's beak) が必然的に形成される。

とのため、分離寸法はマスク寸法よりも大きくた り、結果としてトランジスタのチャネル幅が減少 するので、あらかじめマスク設計時にとの変化量 を考慮しておく必要がある上、との変化量は両側 で 1.5~3.0 4加 程度にもなり、 累子の微細化や高 密度化を著しく困難にしていた。

素子分離領域を微細化するための改善方法とし て、分離領域となすべき領域の半導体基板に微細 な溝状穿口部を設けて、溝の表面に絶縁膜を形成 した後、段差被優性の優れた多結晶シリコンで穿 口部を埋込む方法が、Yoichi Tamaki 等によ ってシャパニーズ・ジャーナル・オブ・アブライ

ド・フィジィックス、1982年、サブリメント21 - 1巻、37頁から40頁に記載されている。と うした海埋込み分離方法では海内に埋込む材料と して多結晶シリコンが多用されているが、光子活 性領域に堆積した多結晶シリコンを除去して平坦 化する工程が必要となる。とれは通常反応性イオ ンエッチングなどの方向的なエッチング方法が用 いられるが、その工程が複雑で低歩のLOCOS法が 用いられるので、素子分離に要するマスク工程が 増えるなどの欠点をもっていた。また、埋込るの な多結晶シリコンは電気的に浮遊状態にあるので、 象積化した場合、リーク電流が増えたり、不安定 動作を引起したりする問題点もあった。

第1図は従来の構想込み型素子分離の製造工程の一例を模式的に示した断面図で、11はシリコン基板内に形成した構、13は絶縁膜、14は多結晶シリコン膜、15はフィールド酸化膜、16は素子活性領域という構成が多用されている。この従来方法では、シリコン基板内に構を

が電気的に浮遊状態にならない半導体装置の紫子 分離方法を提供するものである。

#### (発明の構成)

本発明は、索子分離領域となるべき領域の半導体単結晶基板を垂直状にエッチング除去する工程と、垂直状シリコン側壁に絶縁膜を形成する工程と前配エッチングされた半導体基板表面に選択的にエピタキシャル半導体膜を堆積する工程とを含み、かつ前配半導体基板は〔100〕面方位の単結晶で、前記側襞表面も〔100〕面方位から構成されることとを特徴としている。(構成の特別の動き)

(編成の行為いない。) 第 2 図(a) . 的は、本発明の方法で形成される構造を第 1 図(c) に対比して示した模式的断面図で、21 は〔100〕面方位の単結晶シリコン基板、22 はそれに設けた溝、23 は絶縁膜、24 は選択エピタキシャルシリコン膜、25 はフィールド酸化膜、26 は素子活性領域表面をそれぞれ示すものである。

本発明の方法では、基板表面に対してほぼ垂直 な溝の側壁にのみ絶縁膜を設け、解出した溝底面 形成し海内吸熱酸化法などで絶縁した後、多結晶シリコンを厚く堆積すると薄内は多結晶シリコとなって埋込まれ、第1図個が得られる。案子活性イン・破の多結晶シリコンを除去するために反応性イオに乗車カンが、大力では、第1回のとなる。これを避けるためまり、第1回のとなる。これを避けるためまりにないフィールド領域には従来のLOCOS法が用いられており、そのため案子分離を形成するのにマスクエ程が1回増える。またれた多結晶シリコとは酸化度などで絶縁はたいなって、電源配線と接触させない限り、弾力ともなる。

#### (発明の目的)

本発明は、上記欠点を除去し、素子分離領域を 微細化でき平坦化が極めて容易であり、分離領域 形成工程でマスク工程が増えず、しかも分離領域

第3図(a)は素子活性領域の矩形周囲の四辺がおのかの{110}方位をもっている場合の平面図で(b)は AA' 切断によるエピタキシャル膜24の断面を示したものである。シリコン基板の滞部の懸面が垂直状に形成されていると、その壁面がすべてシリコンの〔110〕面に近い面を有する。このため次内に選択的なシリコンのエピタキシャル成長を施すと、絶縁膜と接するシリコン単結晶領域に〔110〕面から20~24<sup>®</sup> 程度傾いた〔311〕あるいは〔411〕の両方位をもつ4回対称の傾斜面、いわゆるファセットが形成される。

とのファセットの生成は絶縁膜界面に核成長した時、成長速度の遅い表面が伸びてくることによると考えられる。隣幅が14m以下の微細寸法になってくると、海内のエピタキシャル腹はすでに〔311〕あるいは〔411〕面だけが現われているので、広いフィールド領域のエピタキシャル膜の表面厚みよりも著しく薄くなり、平坦化が困難である。

第4図向,向は、第3図に対応して示した、本 発明によって形成される構造を示したものである が、累子活性領域となる矩形部の四辺がおのおの {100}方位をもっていることが相異点である。 矩形部壁面は怪ぼシリコンの〔100〕面から構成 されているので、成長速度の非常に遅い〔111〕・ 〔311〕・〔411〕などによるファセットは ほとん ど形成されない。

とりして本発明を用いることにより、マスクエ 程を増やすことがなく、極めて録細で、平坦な素 子分離領域を形成することができる。

が得られる。

次に熱酸化膜36を厚さ約50nm形成した後、 シリコン窒化膜37を厚さ約50nm 堆積し、 続いて反応性イオンエッチング法によって方向性エッチングを施すと、穿口部側壁にのみ熱酸化膜36 およびシリコン窒化膜37を残すがことができる。

次にアニール法などによってドライエッチング 損傷を除去した後、SiH\*Cl\*とHClとB\*H。 の混合ガスをH\*で輸送してP型の選択エピタキ シャル膜38を約1.6μmの膜厚で成長し、溝部に 埋込む。P型のエピタキシャルシリコン膜はチャ ネルストッパーの役割を果し、エピタキシャル膜 厚は、その後の熱酸化工程における体積膨張を考 慮し、最終的に平坦になるように決められる。こ うして第5図的が得られる。

次に熱酸化し、0.8 mmのフィールド酸化腹39を形成すると、その工程時に発生するパーズピークは案子活性領域の表面および倒壁を被覆したシリコン窒化膜33あるいは37で阻止され、事実上発生しない。との状態は第5図(ロで示される。

(実施例)

次に本発明の実施例を図を用いて説明する。 第5図(a)~(f)は奥旋例としてnチャネルMOS 電 界効果トランジスタからなる集積回路の製造工程 を工程順に説明するための模式的断面図である。 (100) 面を有し、 <100> 方位に オリエンテー ションフラットを有するP型単結晶シリコン基板 31上に熱酸化膜32をよびシリコン窒化膜33 およびCVD法によるシリコン酸化膜34からな る三層絶縁膜を形成し、通常の写真蝕刻技術によ ってシリコン穿口部を設けるためのレジストパタ ーンを形成し、前述の三層絶緑膜に転写する。続 いてレジスト膜を除去し、酸化膜34をマスクと してシリコン基板31を深さ約2ヵmエッチング し、垂直状の溝35を形成する。垂直状の溝壁面 を得るために方向性エッチング手法である反応性 イオンエッチング法を使用する。またマスク用酸 化膜34の膜厚はシリコン基板内溝の深さに比例 して決められ、通常ある海深さに対して、 $\frac{1}{5} \sim \frac{1}{10}$ 程度の酸化膜厚が用いられる。こうして第 5 図(a)

次にシリコン窓化膜33 および下敷熱酸化膜32 を熱リン酸あるいは希フッ酸を用いて除去し、改めて熱酸化法によって所望の膜厚のゲート酸化膜40を形成し、続いて適切なしきい値電圧値を得るためのチャネルドーブ41をイオン注入によって形成すると第5 図付が得られる。

そしてリンをドーブした多結晶シリコンをCVD 法を用いて堆積し、写真触刻法を用いて多結晶シ リコンケート電極42を形成し、続いて全面に砒 素などの n 型不純物をイオン注入によって打込む とソース・ドレイン領域43が形成される。とう して第5図(e)が得られる。

次に適当なイオン注入アニールを施とし、層間 絶縁膜として CVD シリコン酸化膜 4 4 を堆積した 後、写真蝕刻技術によってコンタクト穴 4 5 を開 孔し、従来法と同様なアルミニウム金属配線 4 6 を形成する。適切なアロイ工程によって良好なオ ーミック接触が得られ、第 5 図(引となる。

この実施例ではシリコンのnチャネルMOSデバ イスに対して述べたものであるが、CMOSデバイ スあるいは GaAs などのデバイスにも本発明を適 用することができる。

また隣の深さは特に制限されることはなく、バイポーラトランジスタやMISとバイポーラとを 組合わせたBiMOSデバイスにも適用することが できる。

本奥施例ではフィールド酸化膜39の形成方法にLOCOS法と同様な熱酸化法を用いたが、別はそれに限る必要はなく、RFパイアススペッタ法で絶縁膜を平坦に埋めとむ方法やCVD法をスパッタ法あるいはCVD法とシリカ塗布法をくみあわせて平坦にする方法等でもよい。

### (発明の効果)

こうして得られた集積回路は素子分離領域の数細化によって著しく高密度・高集積化が可能で、 しかもマスク工程も増えず、分離領域が観気的に 浮遊状態になることがなく、特殊な微細化装置を 用いなくても製造の信頼性や歩割りが高い。

3 4 ……シリコン酸化膜

23.38 … 選択シリコンエピタキシャル膜

15.24.39 ……フィールド酸化膜

16 ………紫子活性領域の表面

25 ........第1半導体膳の素子活性領域の表面

26……第2半導体層の素子活性領域の表面

4 1 ………チャネルドーブ領域

4.2……多結晶シリコンゲート電板

43……ソース・ドレイン領域

4.4 ·········· 詹問絶級膜

4 5 ……コンタクト穴

46……アルミニウム配線

をそれぞれ示す。

#### 図面の簡単な説明

第1図(a)・(b)・(c)は従来の海埋込み型分離の構造を模式的に示した断面図で、第2図(a)・(b)は第1図に対比して示した本発明構造の模式的断面図を示す。第3図(a)・(b)はそれぞれ矩形の4辺がかのかの(110)方位を有するように配した場合の選択エピタキシャル成長後の表面かよび断面を示した模式的平面図及び断面図で、第4図(a)・(b)はそれぞれ矩形の4辺がかのかの{100}方位を有するように配した場合の第3図に対応する模式的平面図及び断面図である。第5図(a)~(f)は n チャネルMOS電界効果トランジスタからなる集積回路の製造工程を説明する概略断面図であり、図中の番号かよび配号は、

11.21.31……(100)シリコン基板

12.35……シリコン葉板内の欝部

14……多結晶シリコン

32.36……薄い熱酸化膜

33.37……シリコン窒化膜



